mirror of
https://gitlab.com/qemu-project/qemu
synced 2024-07-20 18:04:35 +00:00
target/i386: remove mask from CCPrepare
With the introduction of TSTEQ and TSTNE the .mask field is always -1, so remove all the now-unnecessary code. Reviewed-by: Richard Henderson <richard.henderson@linaro.org> Signed-off-by: Paolo Bonzini <pbonzini@redhat.com>
This commit is contained in:
Paolo Bonzini
parent
9309b53e83
commit
e995f3f944
|
|
@ -923,7 +923,6 @@ typedef struct CCPrepare {
|
|||
TCGv reg;
|
||||
TCGv reg2;
|
||||
target_ulong imm;
|
||||
target_ulong mask;
|
||||
bool use_reg2;
|
||||
bool no_setcond;
|
||||
} CCPrepare;
|
||||
|
|
@ -931,9 +930,9 @@ typedef struct CCPrepare {
|
|||
static CCPrepare gen_prepare_sign_nz(TCGv src, MemOp size)
|
||||
{
|
||||
if (size == MO_TL) {
|
||||
return (CCPrepare) { .cond = TCG_COND_LT, .reg = src, .mask = -1 };
|
||||
return (CCPrepare) { .cond = TCG_COND_LT, .reg = src };
|
||||
} else {
|
||||
return (CCPrepare) { .cond = TCG_COND_TSTNE, .reg = src, .mask = -1,
|
||||
return (CCPrepare) { .cond = TCG_COND_TSTNE, .reg = src,
|
||||
.imm = 1ull << ((8 << size) - 1) };
|
||||
}
|
||||
}
|
||||
|
|
@ -962,17 +961,17 @@ static CCPrepare gen_prepare_eflags_c(DisasContext *s, TCGv reg)
|
|||
t0 = gen_ext_tl(reg, cpu_cc_dst, size, false);
|
||||
add_sub:
|
||||
return (CCPrepare) { .cond = TCG_COND_LTU, .reg = t0,
|
||||
.reg2 = t1, .mask = -1, .use_reg2 = true };
|
||||
.reg2 = t1, .use_reg2 = true };
|
||||
|
||||
case CC_OP_LOGICB ... CC_OP_LOGICQ:
|
||||
case CC_OP_CLR:
|
||||
case CC_OP_POPCNT:
|
||||
return (CCPrepare) { .cond = TCG_COND_NEVER, .mask = -1 };
|
||||
return (CCPrepare) { .cond = TCG_COND_NEVER };
|
||||
|
||||
case CC_OP_INCB ... CC_OP_INCQ:
|
||||
case CC_OP_DECB ... CC_OP_DECQ:
|
||||
return (CCPrepare) { .cond = TCG_COND_NE, .reg = cpu_cc_src,
|
||||
.mask = -1, .no_setcond = true };
|
||||
.no_setcond = true };
|
||||
|
||||
case CC_OP_SHLB ... CC_OP_SHLQ:
|
||||
/* (CC_SRC >> (DATA_BITS - 1)) & 1 */
|
||||
|
|
@ -981,23 +980,23 @@ static CCPrepare gen_prepare_eflags_c(DisasContext *s, TCGv reg)
|
|||
|
||||
case CC_OP_MULB ... CC_OP_MULQ:
|
||||
return (CCPrepare) { .cond = TCG_COND_NE,
|
||||
.reg = cpu_cc_src, .mask = -1 };
|
||||
.reg = cpu_cc_src };
|
||||
|
||||
case CC_OP_BMILGB ... CC_OP_BMILGQ:
|
||||
size = s->cc_op - CC_OP_BMILGB;
|
||||
t0 = gen_ext_tl(reg, cpu_cc_src, size, false);
|
||||
return (CCPrepare) { .cond = TCG_COND_EQ, .reg = t0, .mask = -1 };
|
||||
return (CCPrepare) { .cond = TCG_COND_EQ, .reg = t0 };
|
||||
|
||||
case CC_OP_ADCX:
|
||||
case CC_OP_ADCOX:
|
||||
return (CCPrepare) { .cond = TCG_COND_NE, .reg = cpu_cc_dst,
|
||||
.mask = -1, .no_setcond = true };
|
||||
.no_setcond = true };
|
||||
|
||||
case CC_OP_EFLAGS:
|
||||
case CC_OP_SARB ... CC_OP_SARQ:
|
||||
/* CC_SRC & 1 */
|
||||
return (CCPrepare) { .cond = TCG_COND_TSTNE,
|
||||
.reg = cpu_cc_src, .mask = -1, .imm = CC_C };
|
||||
.reg = cpu_cc_src, .imm = CC_C };
|
||||
|
||||
default:
|
||||
/* The need to compute only C from CC_OP_DYNAMIC is important
|
||||
|
|
@ -1006,7 +1005,7 @@ static CCPrepare gen_prepare_eflags_c(DisasContext *s, TCGv reg)
|
|||
gen_helper_cc_compute_c(reg, cpu_cc_dst, cpu_cc_src,
|
||||
cpu_cc_src2, cpu_cc_op);
|
||||
return (CCPrepare) { .cond = TCG_COND_NE, .reg = reg,
|
||||
.mask = -1, .no_setcond = true };
|
||||
.no_setcond = true };
|
||||
}
|
||||
}
|
||||
|
||||
|
|
@ -1015,7 +1014,7 @@ static CCPrepare gen_prepare_eflags_p(DisasContext *s, TCGv reg)
|
|||
{
|
||||
gen_compute_eflags(s);
|
||||
return (CCPrepare) { .cond = TCG_COND_TSTNE, .reg = cpu_cc_src,
|
||||
.mask = -1, .imm = CC_P };
|
||||
.imm = CC_P };
|
||||
}
|
||||
|
||||
/* compute eflags.S to reg */
|
||||
|
|
@ -1030,10 +1029,10 @@ static CCPrepare gen_prepare_eflags_s(DisasContext *s, TCGv reg)
|
|||
case CC_OP_ADOX:
|
||||
case CC_OP_ADCOX:
|
||||
return (CCPrepare) { .cond = TCG_COND_TSTNE, .reg = cpu_cc_src,
|
||||
.mask = -1, .imm = CC_S };
|
||||
.imm = CC_S };
|
||||
case CC_OP_CLR:
|
||||
case CC_OP_POPCNT:
|
||||
return (CCPrepare) { .cond = TCG_COND_NEVER, .mask = -1 };
|
||||
return (CCPrepare) { .cond = TCG_COND_NEVER };
|
||||
default:
|
||||
{
|
||||
MemOp size = (s->cc_op - CC_OP_ADDB) & 3;
|
||||
|
|
@ -1049,17 +1048,16 @@ static CCPrepare gen_prepare_eflags_o(DisasContext *s, TCGv reg)
|
|||
case CC_OP_ADOX:
|
||||
case CC_OP_ADCOX:
|
||||
return (CCPrepare) { .cond = TCG_COND_NE, .reg = cpu_cc_src2,
|
||||
.mask = -1, .no_setcond = true };
|
||||
.no_setcond = true };
|
||||
case CC_OP_CLR:
|
||||
case CC_OP_POPCNT:
|
||||
return (CCPrepare) { .cond = TCG_COND_NEVER, .mask = -1 };
|
||||
return (CCPrepare) { .cond = TCG_COND_NEVER };
|
||||
case CC_OP_MULB ... CC_OP_MULQ:
|
||||
return (CCPrepare) { .cond = TCG_COND_NE,
|
||||
.reg = cpu_cc_src, .mask = -1 };
|
||||
return (CCPrepare) { .cond = TCG_COND_NE, .reg = cpu_cc_src };
|
||||
default:
|
||||
gen_compute_eflags(s);
|
||||
return (CCPrepare) { .cond = TCG_COND_TSTNE, .reg = cpu_cc_src,
|
||||
.mask = -1, .imm = CC_O };
|
||||
.imm = CC_O };
|
||||
}
|
||||
}
|
||||
|
||||
|
|
@ -1075,21 +1073,19 @@ static CCPrepare gen_prepare_eflags_z(DisasContext *s, TCGv reg)
|
|||
case CC_OP_ADOX:
|
||||
case CC_OP_ADCOX:
|
||||
return (CCPrepare) { .cond = TCG_COND_TSTNE, .reg = cpu_cc_src,
|
||||
.mask = -1, .imm = CC_Z };
|
||||
.imm = CC_Z };
|
||||
case CC_OP_CLR:
|
||||
return (CCPrepare) { .cond = TCG_COND_ALWAYS, .mask = -1 };
|
||||
return (CCPrepare) { .cond = TCG_COND_ALWAYS };
|
||||
case CC_OP_POPCNT:
|
||||
return (CCPrepare) { .cond = TCG_COND_EQ, .reg = cpu_cc_src,
|
||||
.mask = -1 };
|
||||
return (CCPrepare) { .cond = TCG_COND_EQ, .reg = cpu_cc_src };
|
||||
default:
|
||||
{
|
||||
MemOp size = (s->cc_op - CC_OP_ADDB) & 3;
|
||||
if (size == MO_TL) {
|
||||
return (CCPrepare) { .cond = TCG_COND_EQ, .reg = cpu_cc_dst,
|
||||
.mask = -1 };
|
||||
return (CCPrepare) { .cond = TCG_COND_EQ, .reg = cpu_cc_dst };
|
||||
} else {
|
||||
return (CCPrepare) { .cond = TCG_COND_TSTEQ, .reg = cpu_cc_dst,
|
||||
.mask = -1, .imm = (1ull << (8 << size)) - 1 };
|
||||
.imm = (1ull << (8 << size)) - 1 };
|
||||
}
|
||||
}
|
||||
}
|
||||
|
|
@ -1117,7 +1113,7 @@ static CCPrepare gen_prepare_cc(DisasContext *s, int b, TCGv reg)
|
|||
gen_extu(size, s->tmp4);
|
||||
t0 = gen_ext_tl(s->tmp0, cpu_cc_src, size, false);
|
||||
cc = (CCPrepare) { .cond = TCG_COND_LEU, .reg = s->tmp4,
|
||||
.reg2 = t0, .mask = -1, .use_reg2 = true };
|
||||
.reg2 = t0, .use_reg2 = true };
|
||||
break;
|
||||
|
||||
case JCC_L:
|
||||
|
|
@ -1130,7 +1126,7 @@ static CCPrepare gen_prepare_cc(DisasContext *s, int b, TCGv reg)
|
|||
gen_exts(size, s->tmp4);
|
||||
t0 = gen_ext_tl(s->tmp0, cpu_cc_src, size, true);
|
||||
cc = (CCPrepare) { .cond = cond, .reg = s->tmp4,
|
||||
.reg2 = t0, .mask = -1, .use_reg2 = true };
|
||||
.reg2 = t0, .use_reg2 = true };
|
||||
break;
|
||||
|
||||
default:
|
||||
|
|
@ -1154,7 +1150,7 @@ static CCPrepare gen_prepare_cc(DisasContext *s, int b, TCGv reg)
|
|||
case JCC_BE:
|
||||
gen_compute_eflags(s);
|
||||
cc = (CCPrepare) { .cond = TCG_COND_TSTNE, .reg = cpu_cc_src,
|
||||
.mask = -1, .imm = CC_Z | CC_C };
|
||||
.imm = CC_Z | CC_C };
|
||||
break;
|
||||
case JCC_S:
|
||||
cc = gen_prepare_eflags_s(s, reg);
|
||||
|
|
@ -1169,7 +1165,7 @@ static CCPrepare gen_prepare_cc(DisasContext *s, int b, TCGv reg)
|
|||
}
|
||||
tcg_gen_addi_tl(reg, cpu_cc_src, CC_O - CC_S);
|
||||
cc = (CCPrepare) { .cond = TCG_COND_TSTNE, .reg = reg,
|
||||
.mask = -1, .imm = CC_O };
|
||||
.imm = CC_O };
|
||||
break;
|
||||
default:
|
||||
case JCC_LE:
|
||||
|
|
@ -1179,7 +1175,7 @@ static CCPrepare gen_prepare_cc(DisasContext *s, int b, TCGv reg)
|
|||
}
|
||||
tcg_gen_addi_tl(reg, cpu_cc_src, CC_O - CC_S);
|
||||
cc = (CCPrepare) { .cond = TCG_COND_TSTNE, .reg = reg,
|
||||
.mask = -1, .imm = CC_O | CC_Z };
|
||||
.imm = CC_O | CC_Z };
|
||||
break;
|
||||
}
|
||||
break;
|
||||
|
|
@ -1204,16 +1200,6 @@ static void gen_setcc1(DisasContext *s, int b, TCGv reg)
|
|||
return;
|
||||
}
|
||||
|
||||
if (cc.cond == TCG_COND_NE && !cc.use_reg2 && cc.imm == 0 &&
|
||||
cc.mask != 0 && (cc.mask & (cc.mask - 1)) == 0) {
|
||||
tcg_gen_shri_tl(reg, cc.reg, ctztl(cc.mask));
|
||||
tcg_gen_andi_tl(reg, reg, 1);
|
||||
return;
|
||||
}
|
||||
if (cc.mask != -1) {
|
||||
tcg_gen_andi_tl(reg, cc.reg, cc.mask);
|
||||
cc.reg = reg;
|
||||
}
|
||||
if (cc.use_reg2) {
|
||||
tcg_gen_setcond_tl(cc.cond, reg, cc.reg, cc.reg2);
|
||||
} else {
|
||||
|
|
@ -1232,10 +1218,6 @@ static inline void gen_jcc1_noeob(DisasContext *s, int b, TCGLabel *l1)
|
|||
{
|
||||
CCPrepare cc = gen_prepare_cc(s, b, s->T0);
|
||||
|
||||
if (cc.mask != -1) {
|
||||
tcg_gen_andi_tl(s->T0, cc.reg, cc.mask);
|
||||
cc.reg = s->T0;
|
||||
}
|
||||
if (cc.use_reg2) {
|
||||
tcg_gen_brcond_tl(cc.cond, cc.reg, cc.reg2, l1);
|
||||
} else {
|
||||
|
|
@ -1251,10 +1233,6 @@ static inline void gen_jcc1(DisasContext *s, int b, TCGLabel *l1)
|
|||
CCPrepare cc = gen_prepare_cc(s, b, s->T0);
|
||||
|
||||
gen_update_cc_op(s);
|
||||
if (cc.mask != -1) {
|
||||
tcg_gen_andi_tl(s->T0, cc.reg, cc.mask);
|
||||
cc.reg = s->T0;
|
||||
}
|
||||
set_cc_op(s, CC_OP_DYNAMIC);
|
||||
if (cc.use_reg2) {
|
||||
tcg_gen_brcond_tl(cc.cond, cc.reg, cc.reg2, l1);
|
||||
|
|
@ -2519,11 +2497,6 @@ static void gen_cmovcc1(DisasContext *s, int b, TCGv dest, TCGv src)
|
|||
{
|
||||
CCPrepare cc = gen_prepare_cc(s, b, s->T1);
|
||||
|
||||
if (cc.mask != -1) {
|
||||
TCGv t0 = tcg_temp_new();
|
||||
tcg_gen_andi_tl(t0, cc.reg, cc.mask);
|
||||
cc.reg = t0;
|
||||
}
|
||||
if (!cc.use_reg2) {
|
||||
cc.reg2 = tcg_constant_tl(cc.imm);
|
||||
}
|
||||
|
|
|
|||
Loading…
Reference in a new issue