system/linux
system/linux
1
0
Fork 0
mirror of https://github.com/torvalds/linux synced 2024-10-11 22:05:39 +00:00
Code Issues Packages Projects Releases Wiki Activity

PCI: exynos: Replace the *_blk/*_phy/*_elb accessors

Browse source 
There is no reason to maintain *_blk/phy/elbi_* as register accessors.
They can be replaced by one accessor to make maintenance easier.

Signed-off-by: Jaehoon Chung <jh80.chung@samsung.com>
Signed-off-by: Bjorn Helgaas <bhelgaas@google.com>
Reviewed-by: Pankaj Dubey <pankaj.dubey@samsung.com>
Acked-by: Krzysztof Kozlowski <krzk@kernel.org>
Acked-by: Jingoo Han <jingoohan1@gmail.com>
This commit is contained in:
Jaehoon Chung 2017-01-16 15:31:35 +09:00 committed by Bjorn Helgaas
parent 4e0a90b381
commit d6da7d90fa
1 changed files with 82 additions and 102 deletions
Show stats Download patch file Download diff file Expand all files Collapse all files

184
drivers/pci/host/pci-exynos.c
View file

@ -102,34 +102,14 @@ struct exynos_pcie {
#define PCIE_PHY_TRSV3_PD_TSV (0x1 << 7)
#define PCIE_PHY_TRSV3_LVCC 0x31c
static void exynos_elb_writel(struct exynos_pcie *ep, u32 val, u32 reg)
static void exynos_pcie_writel(void __iomem *base, u32 val, u32 reg)
{
writel(val, ep->elbi_base + reg);
writel(val, base + reg);
}
static u32 exynos_elb_readl(struct exynos_pcie *ep, u32 reg)
static u32 exynos_pcie_readl(void __iomem *base, u32 reg)
{
return readl(ep->elbi_base + reg);
}
static void exynos_phy_writel(struct exynos_pcie *ep, u32 val, u32 reg)
{
writel(val, ep->phy_base + reg);
}
static u32 exynos_phy_readl(struct exynos_pcie *ep, u32 reg)
{
return readl(ep->phy_base + reg);
}
static void exynos_blk_writel(struct exynos_pcie *ep, u32 val, u32 reg)
{
writel(val, ep->block_base + reg);
}
static u32 exynos_blk_readl(struct exynos_pcie *ep, u32 reg)
{
return readl(ep->block_base + reg);
return readl(base + reg);
}
static void exynos_pcie_sideband_dbi_w_mode(struct exynos_pcie *ep, bool on)
@ -137,13 +117,13 @@ static void exynos_pcie_sideband_dbi_w_mode(struct exynos_pcie *ep, bool on)
u32 val;
if (on) {
val = exynos_elb_readl(ep, PCIE_ELBI_SLV_AWMISC);
val = exynos_pcie_readl(ep->elbi_base, PCIE_ELBI_SLV_AWMISC);
val |= PCIE_ELBI_SLV_DBI_ENABLE;
exynos_elb_writel(ep, val, PCIE_ELBI_SLV_AWMISC);
exynos_pcie_writel(ep->elbi_base, val, PCIE_ELBI_SLV_AWMISC);
} else {
val = exynos_elb_readl(ep, PCIE_ELBI_SLV_AWMISC);
val = exynos_pcie_readl(ep->elbi_base, PCIE_ELBI_SLV_AWMISC);
val &= ~PCIE_ELBI_SLV_DBI_ENABLE;
exynos_elb_writel(ep, val, PCIE_ELBI_SLV_AWMISC);
exynos_pcie_writel(ep->elbi_base, val, PCIE_ELBI_SLV_AWMISC);
}
}
@ -152,13 +132,13 @@ static void exynos_pcie_sideband_dbi_r_mode(struct exynos_pcie *ep, bool on)
u32 val;
if (on) {
val = exynos_elb_readl(ep, PCIE_ELBI_SLV_ARMISC);
val = exynos_pcie_readl(ep->elbi_base, PCIE_ELBI_SLV_ARMISC);
val |= PCIE_ELBI_SLV_DBI_ENABLE;
exynos_elb_writel(ep, val, PCIE_ELBI_SLV_ARMISC);
exynos_pcie_writel(ep->elbi_base, val, PCIE_ELBI_SLV_ARMISC);
} else {
val = exynos_elb_readl(ep, PCIE_ELBI_SLV_ARMISC);
val = exynos_pcie_readl(ep->elbi_base, PCIE_ELBI_SLV_ARMISC);
val &= ~PCIE_ELBI_SLV_DBI_ENABLE;
exynos_elb_writel(ep, val, PCIE_ELBI_SLV_ARMISC);
exynos_pcie_writel(ep->elbi_base, val, PCIE_ELBI_SLV_ARMISC);
}
}
@ -166,131 +146,131 @@ static void exynos_pcie_assert_core_reset(struct exynos_pcie *ep)
{
u32 val;
val = exynos_elb_readl(ep, PCIE_CORE_RESET);
val = exynos_pcie_readl(ep->elbi_base, PCIE_CORE_RESET);
val &= ~PCIE_CORE_RESET_ENABLE;
exynos_elb_writel(ep, val, PCIE_CORE_RESET);
exynos_elb_writel(ep, 0, PCIE_PWR_RESET);
exynos_elb_writel(ep, 0, PCIE_STICKY_RESET);
exynos_elb_writel(ep, 0, PCIE_NONSTICKY_RESET);
exynos_pcie_writel(ep->elbi_base, val, PCIE_CORE_RESET);
exynos_pcie_writel(ep->elbi_base, 0, PCIE_PWR_RESET);
exynos_pcie_writel(ep->elbi_base, 0, PCIE_STICKY_RESET);
exynos_pcie_writel(ep->elbi_base, 0, PCIE_NONSTICKY_RESET);
}
static void exynos_pcie_deassert_core_reset(struct exynos_pcie *ep)
{
u32 val;
val = exynos_elb_readl(ep, PCIE_CORE_RESET);
val = exynos_pcie_readl(ep->elbi_base, PCIE_CORE_RESET);
val |= PCIE_CORE_RESET_ENABLE;
exynos_elb_writel(ep, val, PCIE_CORE_RESET);
exynos_elb_writel(ep, 1, PCIE_STICKY_RESET);
exynos_elb_writel(ep, 1, PCIE_NONSTICKY_RESET);
exynos_elb_writel(ep, 1, PCIE_APP_INIT_RESET);
exynos_elb_writel(ep, 0, PCIE_APP_INIT_RESET);
exynos_blk_writel(ep, 1, PCIE_PHY_MAC_RESET);
exynos_pcie_writel(ep->elbi_base, val, PCIE_CORE_RESET);
exynos_pcie_writel(ep->elbi_base, 1, PCIE_STICKY_RESET);
exynos_pcie_writel(ep->elbi_base, 1, PCIE_NONSTICKY_RESET);
exynos_pcie_writel(ep->elbi_base, 1, PCIE_APP_INIT_RESET);
exynos_pcie_writel(ep->elbi_base, 0, PCIE_APP_INIT_RESET);
exynos_pcie_writel(ep->block_base, 1, PCIE_PHY_MAC_RESET);
}
static void exynos_pcie_assert_phy_reset(struct exynos_pcie *ep)
{
exynos_blk_writel(ep, 0, PCIE_PHY_MAC_RESET);
exynos_blk_writel(ep, 1, PCIE_PHY_GLOBAL_RESET);
exynos_pcie_writel(ep->block_base, 0, PCIE_PHY_MAC_RESET);
exynos_pcie_writel(ep->block_base, 1, PCIE_PHY_GLOBAL_RESET);
}
static void exynos_pcie_deassert_phy_reset(struct exynos_pcie *ep)
{
exynos_blk_writel(ep, 0, PCIE_PHY_GLOBAL_RESET);
exynos_elb_writel(ep, 1, PCIE_PWR_RESET);
exynos_blk_writel(ep, 0, PCIE_PHY_COMMON_RESET);
exynos_blk_writel(ep, 0, PCIE_PHY_CMN_REG);
exynos_blk_writel(ep, 0, PCIE_PHY_TRSVREG_RESET);
exynos_blk_writel(ep, 0, PCIE_PHY_TRSV_RESET);
exynos_pcie_writel(ep->block_base, 0, PCIE_PHY_GLOBAL_RESET);
exynos_pcie_writel(ep->elbi_base, 1, PCIE_PWR_RESET);
exynos_pcie_writel(ep->block_base, 0, PCIE_PHY_COMMON_RESET);
exynos_pcie_writel(ep->block_base, 0, PCIE_PHY_CMN_REG);
exynos_pcie_writel(ep->block_base, 0, PCIE_PHY_TRSVREG_RESET);
exynos_pcie_writel(ep->block_base, 0, PCIE_PHY_TRSV_RESET);
}
static void exynos_pcie_power_on_phy(struct exynos_pcie *ep)
{
u32 val;
val = exynos_phy_readl(ep, PCIE_PHY_COMMON_POWER);
val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_COMMON_POWER);
val &= ~PCIE_PHY_COMMON_PD_CMN;
exynos_phy_writel(ep, val, PCIE_PHY_COMMON_POWER);
exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_COMMON_POWER);
val = exynos_phy_readl(ep, PCIE_PHY_TRSV0_POWER);
val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_TRSV0_POWER);
val &= ~PCIE_PHY_TRSV0_PD_TSV;
exynos_phy_writel(ep, val, PCIE_PHY_TRSV0_POWER);
exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_TRSV0_POWER);
val = exynos_phy_readl(ep, PCIE_PHY_TRSV1_POWER);
val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_TRSV1_POWER);
val &= ~PCIE_PHY_TRSV1_PD_TSV;
exynos_phy_writel(ep, val, PCIE_PHY_TRSV1_POWER);
exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_TRSV1_POWER);
val = exynos_phy_readl(ep, PCIE_PHY_TRSV2_POWER);
val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_TRSV2_POWER);
val &= ~PCIE_PHY_TRSV2_PD_TSV;
exynos_phy_writel(ep, val, PCIE_PHY_TRSV2_POWER);
exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_TRSV2_POWER);
val = exynos_phy_readl(ep, PCIE_PHY_TRSV3_POWER);
val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_TRSV3_POWER);
val &= ~PCIE_PHY_TRSV3_PD_TSV;
exynos_phy_writel(ep, val, PCIE_PHY_TRSV3_POWER);
exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_TRSV3_POWER);
}
static void exynos_pcie_power_off_phy(struct exynos_pcie *ep)
{
u32 val;
val = exynos_phy_readl(ep, PCIE_PHY_COMMON_POWER);
val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_COMMON_POWER);
val |= PCIE_PHY_COMMON_PD_CMN;
exynos_phy_writel(ep, val, PCIE_PHY_COMMON_POWER);
exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_COMMON_POWER);
val = exynos_phy_readl(ep, PCIE_PHY_TRSV0_POWER);
val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_TRSV0_POWER);
val |= PCIE_PHY_TRSV0_PD_TSV;
exynos_phy_writel(ep, val, PCIE_PHY_TRSV0_POWER);
exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_TRSV0_POWER);
val = exynos_phy_readl(ep, PCIE_PHY_TRSV1_POWER);
val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_TRSV1_POWER);
val |= PCIE_PHY_TRSV1_PD_TSV;
exynos_phy_writel(ep, val, PCIE_PHY_TRSV1_POWER);
exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_TRSV1_POWER);
val = exynos_phy_readl(ep, PCIE_PHY_TRSV2_POWER);
val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_TRSV2_POWER);
val |= PCIE_PHY_TRSV2_PD_TSV;
exynos_phy_writel(ep, val, PCIE_PHY_TRSV2_POWER);
exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_TRSV2_POWER);
val = exynos_phy_readl(ep, PCIE_PHY_TRSV3_POWER);
val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_TRSV3_POWER);
val |= PCIE_PHY_TRSV3_PD_TSV;
exynos_phy_writel(ep, val, PCIE_PHY_TRSV3_POWER);
exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_TRSV3_POWER);
}
static void exynos_pcie_init_phy(struct exynos_pcie *ep)
{
/* DCC feedback control off */
exynos_phy_writel(ep, 0x29, PCIE_PHY_DCC_FEEDBACK);
exynos_pcie_writel(ep->phy_base, 0x29, PCIE_PHY_DCC_FEEDBACK);
/* set TX/RX impedance */
exynos_phy_writel(ep, 0xd5, PCIE_PHY_IMPEDANCE);
exynos_pcie_writel(ep->phy_base, 0xd5, PCIE_PHY_IMPEDANCE);
/* set 50Mhz PHY clock */
exynos_phy_writel(ep, 0x14, PCIE_PHY_PLL_DIV_0);
exynos_phy_writel(ep, 0x12, PCIE_PHY_PLL_DIV_1);
exynos_pcie_writel(ep->phy_base, 0x14, PCIE_PHY_PLL_DIV_0);
exynos_pcie_writel(ep->phy_base, 0x12, PCIE_PHY_PLL_DIV_1);
/* set TX Differential output for lane 0 */
exynos_phy_writel(ep, 0x7f, PCIE_PHY_TRSV0_DRV_LVL);
exynos_pcie_writel(ep->phy_base, 0x7f, PCIE_PHY_TRSV0_DRV_LVL);
/* set TX Pre-emphasis Level Control for lane 0 to minimum */
exynos_phy_writel(ep, 0x0, PCIE_PHY_TRSV0_EMP_LVL);
exynos_pcie_writel(ep->phy_base, 0x0, PCIE_PHY_TRSV0_EMP_LVL);
/* set RX clock and data recovery bandwidth */
exynos_phy_writel(ep, 0xe7, PCIE_PHY_PLL_BIAS);
exynos_phy_writel(ep, 0x82, PCIE_PHY_TRSV0_RXCDR);
exynos_phy_writel(ep, 0x82, PCIE_PHY_TRSV1_RXCDR);
exynos_phy_writel(ep, 0x82, PCIE_PHY_TRSV2_RXCDR);
exynos_phy_writel(ep, 0x82, PCIE_PHY_TRSV3_RXCDR);
exynos_pcie_writel(ep->phy_base, 0xe7, PCIE_PHY_PLL_BIAS);
exynos_pcie_writel(ep->phy_base, 0x82, PCIE_PHY_TRSV0_RXCDR);
exynos_pcie_writel(ep->phy_base, 0x82, PCIE_PHY_TRSV1_RXCDR);
exynos_pcie_writel(ep->phy_base, 0x82, PCIE_PHY_TRSV2_RXCDR);
exynos_pcie_writel(ep->phy_base, 0x82, PCIE_PHY_TRSV3_RXCDR);
/* change TX Pre-emphasis Level Control for lanes */
exynos_phy_writel(ep, 0x39, PCIE_PHY_TRSV0_EMP_LVL);
exynos_phy_writel(ep, 0x39, PCIE_PHY_TRSV1_EMP_LVL);
exynos_phy_writel(ep, 0x39, PCIE_PHY_TRSV2_EMP_LVL);
exynos_phy_writel(ep, 0x39, PCIE_PHY_TRSV3_EMP_LVL);
exynos_pcie_writel(ep->phy_base, 0x39, PCIE_PHY_TRSV0_EMP_LVL);
exynos_pcie_writel(ep->phy_base, 0x39, PCIE_PHY_TRSV1_EMP_LVL);
exynos_pcie_writel(ep->phy_base, 0x39, PCIE_PHY_TRSV2_EMP_LVL);
exynos_pcie_writel(ep->phy_base, 0x39, PCIE_PHY_TRSV3_EMP_LVL);
/* set LVCC */
exynos_phy_writel(ep, 0x20, PCIE_PHY_TRSV0_LVCC);
exynos_phy_writel(ep, 0xa0, PCIE_PHY_TRSV1_LVCC);
exynos_phy_writel(ep, 0xa0, PCIE_PHY_TRSV2_LVCC);
exynos_phy_writel(ep, 0xa0, PCIE_PHY_TRSV3_LVCC);
exynos_pcie_writel(ep->phy_base, 0x20, PCIE_PHY_TRSV0_LVCC);
exynos_pcie_writel(ep->phy_base, 0xa0, PCIE_PHY_TRSV1_LVCC);
exynos_pcie_writel(ep->phy_base, 0xa0, PCIE_PHY_TRSV2_LVCC);
exynos_pcie_writel(ep->phy_base, 0xa0, PCIE_PHY_TRSV3_LVCC);
}
static void exynos_pcie_assert_reset(struct exynos_pcie *ep)
@ -321,24 +301,24 @@ static int exynos_pcie_establish_link(struct exynos_pcie *ep)
exynos_pcie_init_phy(ep);
/* pulse for common reset */
exynos_blk_writel(ep, 1, PCIE_PHY_COMMON_RESET);
exynos_pcie_writel(ep->block_base, 1, PCIE_PHY_COMMON_RESET);
udelay(500);
exynos_blk_writel(ep, 0, PCIE_PHY_COMMON_RESET);
exynos_pcie_writel(ep->block_base, 0, PCIE_PHY_COMMON_RESET);
exynos_pcie_deassert_core_reset(ep);
dw_pcie_setup_rc(pp);
exynos_pcie_assert_reset(ep);
/* assert LTSSM enable */
exynos_elb_writel(ep, PCIE_ELBI_LTSSM_ENABLE,
exynos_pcie_writel(ep->elbi_base, PCIE_ELBI_LTSSM_ENABLE,
PCIE_APP_LTSSM_ENABLE);
/* check if the link is up or not */
if (!dw_pcie_wait_for_link(pp))
return 0;
while (exynos_phy_readl(ep, PCIE_PHY_PLL_LOCKED) == 0) {
val = exynos_blk_readl(ep, PCIE_PHY_PLL_LOCKED);
while (exynos_pcie_readl(ep->phy_base, PCIE_PHY_PLL_LOCKED) == 0) {
val = exynos_pcie_readl(ep->block_base, PCIE_PHY_PLL_LOCKED);
dev_info(dev, "PLL Locked: 0x%x\n", val);
}
exynos_pcie_power_off_phy(ep);
@ -349,8 +329,8 @@ static void exynos_pcie_clear_irq_pulse(struct exynos_pcie *ep)
{
u32 val;
val = exynos_elb_readl(ep, PCIE_IRQ_PULSE);
exynos_elb_writel(ep, val, PCIE_IRQ_PULSE);
val = exynos_pcie_readl(ep->elbi_base, PCIE_IRQ_PULSE);
exynos_pcie_writel(ep->elbi_base, val, PCIE_IRQ_PULSE);
}
static void exynos_pcie_enable_irq_pulse(struct exynos_pcie *ep)
@ -360,7 +340,7 @@ static void exynos_pcie_enable_irq_pulse(struct exynos_pcie *ep)
/* enable INTX interrupt */
val = IRQ_INTA_ASSERT | IRQ_INTB_ASSERT |
IRQ_INTC_ASSERT | IRQ_INTD_ASSERT;
exynos_elb_writel(ep, val, PCIE_IRQ_EN_PULSE);
exynos_pcie_writel(ep->elbi_base, val, PCIE_IRQ_EN_PULSE);
}
static irqreturn_t exynos_pcie_irq_handler(int irq, void *arg)
@ -387,9 +367,9 @@ static void exynos_pcie_msi_init(struct exynos_pcie *ep)
dw_pcie_msi_init(pp);
/* enable MSI interrupt */
val = exynos_elb_readl(ep, PCIE_IRQ_EN_LEVEL);
val = exynos_pcie_readl(ep->elbi_base, PCIE_IRQ_EN_LEVEL);
val |= IRQ_MSI_ENABLE;
exynos_elb_writel(ep, val, PCIE_IRQ_EN_LEVEL);
exynos_pcie_writel(ep->elbi_base, val, PCIE_IRQ_EN_LEVEL);
}
static void exynos_pcie_enable_interrupts(struct exynos_pcie *ep)
@ -449,7 +429,7 @@ static int exynos_pcie_link_up(struct pcie_port *pp)
struct exynos_pcie *ep = to_exynos_pcie(pp);
u32 val;
val = exynos_elb_readl(ep, PCIE_ELBI_RDLH_LINKUP);
val = exynos_pcie_readl(ep->elbi_base, PCIE_ELBI_RDLH_LINKUP);
if (val == PCIE_ELBI_LTSSM_ENABLE)
return 1;